VSLD1 主要特性

- 最大驱动电流 2A
- 单电源 5V~24V 或双电源±2.5V~±12V 供电
- 内置双运放，支持灵活的四阶滤波
- 低噪声放大，47nV/$\sqrt{Hz}$和 10.5nV/$\sqrt{Hz}$
- 高增益带宽积，GBW = 63MHz
- 压摆率：SR = 104V/μs 和 63V/μs
- 单电阻可编程限流
- 功率运放具备过压保护（OVP）关断功能
- 支持过流、热警告、热错误和热关断标志
- 兼容 3.3V/5V 逻辑使能和控制
- 针对 CENELEC CA~CD 和 FCC LowPart 频段优化
- 温度范围：-40℃ 至 +125℃
- 符合 ROHS 的 TQFN20L(4×4)封装

应用

- 智能电网
  电力线通信线路驱动器
- 工业控制
  阀门、执行器与电机驱动
- 音频
  音频功率驱动

preliminary




图 1：VSLD1 功能框图

Copyright © 维塔半导体（无锡）有限公司 Vitra Semiconductor Technology (Wuxi)., Ltd.
www.vitrasemi.com

目录

1. 概述

2. 引脚图与引脚说明

3. 功能描述

4. 电气特性

5. 封装尺寸与订货信息

6. 联系我们

preliminary

Copyright © 维塔半导体（无锡）有限公司 Vitra Semiconductor Technology (Wuxi)., Ltd.
www.vitrasemi.com

1. 概述

VSLD1 是一款高效率、AB 类、低失真的通用电力线驱动器，针对电力线载波（PLC）调制解调器的输出信号进行了优化设计。其输出级可向隔离变压器或简单电感耦合到电网的负载，提供高达 2A 的峰值电流。当输出电流为 1.5A 时，输出电压摆幅可保证：源出时距正电源轨不超过 1.3V，灌入时距负电源轨不超过 0.91V，从而为用户提供更高的信噪比（SNR）。

VSLD1 支持 5V 至 24V 单电源或以及 ±2.5V 至 ±12V 双电源供电。输入级内置一个运算放大器，可配置为单位增益跟随缓冲器，也可作为四阶低通滤波器的第一级。

此外，VSLD1 的限流点可通过单只电阻 RLIMIT 编程，并提供限流标志位。器件还提供两路独立、带迟滞的热标志：热警告标志表示内部结温已达到用户可编程的热警告阈值；热错误标志表示内部结温已超过 +150℃。在关断（Shutdown）模式下，VSLD1 输出呈高阻态。

VSLD1 采用满足 RoHS 的 TQFN20L(4×4)封装，工作环境温度范围为 -40℃ 至 +125℃。

2. 引脚图与引脚说明

2.1 引脚分布

下图展示了 VSLD1 TQFN20L(4×4) 封装的引脚分布：




图 2：VSLD1 封装引脚图（TQFN20L(4×4) 顶视图）

Copyright © 维塔半导体（无锡）有限公司 Vitra Semiconductor Technology (Wuxi)., Ltd.
www.vitrasemi.com

2.2 引脚说明

表 1：VSLD1 引脚说明

管脚序号	管脚名称	功能说明
1	EN	使能/关断输入（低电平 = 使能）。
2	V_{COM}	位于 (V_{CC} - V_{EE})/2 处的虚拟公共端。不可用作基准。(1)
3	+INA	放大器 A 正（+）输入端。
4	-INA	放大器 A 负（-）输入端。
5	OUTA	放大器 A 输出端。
6, 7	V_{CC}	放大器正电源。
8, 9	OUTB	放大器 B 输出端。
10, 11	V_{EE}	放大器负电源。
12	-INB	放大器 B 负（-）输入端。
13	+INB	放大器 B 正（+）输入端。
14	V_{WARN}	热警告温度阈值。该温度由两只电阻分压比所确定的电压设定。
15	R_{LIMIT}	输出 B 限流设定电阻（R_{LIMIT}）。连接至引脚 10。
16	I_{LIMIT}	限流标志（高电平表示输出电流 ≥ 由 R_{LIMIT} 设定的限流值）。
17	T_{SHDN}	热关断标志（高电平表示结温 ≥ +150℃）。
18	T_{WARN}	热警告标志（高电平表示结温 ≥ 由 V_{WARN} 设定的阈值）。
19	$V_{\mu C}$	逻辑/标志的数字电源。
20	$GND_{\mu C}$	逻辑/标志的数字地。
散热焊盘	—	散热焊盘应连接至电路中电位最低的点。

注 1：引脚 2 的主要作用是在单电源供电时，通过提供电源中点虚拟公共端，便于实现四阶低通滤波器。当采用双平衡电源供电时，引脚 2 必须悬空，并使用双电源的外部公共端来实现滤波器。

3. 功能描述

3.1 功能框图描述

VSLD1 内部集成了输入前置放大器（放大器 A）、输出功率放大器（放大器 B）、使能与偏置电路、过压保护（OVP）、热警告/热关断以及限流检测等功能模块，其功能如框图如图 1 所示。

3.2 应用信息

3.2.1 多路反馈滤波器（MFB）

Copyright © 维塔半导体（无锡）有限公司 Vitra Semiconductor Technology (Wuxi)., Ltd.
www.vitrasemi.com

preliminary

VSLD1 可对 3 kHz～490 kHz 频率范围内的载波信号进行放大，并针对 CENELEC CA～CD 频段及美国 FCC LowPart 应用进行了优化，可满足 CENELEC EN 50065-1 和 FCC Part 15 中相关的信号传输要求及电磁骚扰限值要求。

满足上述标准的一种实用方案，是在调制解调器输出与并网隔离变压器之间设置一个四阶滤波器。本手册给出一种 MFB（多路反馈）滤波器拓扑，以满足 CENELEC 标准要求。该四阶滤波器需由两个放大器实现；VSLD1 已内置输入前置放大器和输出功率放大器，因此仅需外接电阻、电容等无源器件。此外，VSLD1 在引脚 2（VCOM）提供电源中点虚拟公共端，便于在单电源供电时实现上述滤波器拓扑。

3.2.2 旁路去耦

将电源旁路电容尽量靠近器件放置，可获得最佳稳定性与噪声抑制。建议在每个敏感电源点采用 10μF 与 0.01μF 的并联组合（分别为钽电容和陶瓷电容）。无论单电源供电还是正负双电源供电，旁路电容都应直接跨接在 V_{CC} 与 V_{EE} 之间；此外，还应在 $V_{\mu C}$ 与 $GND_{\mu C}$ 之间增加旁路电容。

3.2.3 裸露散热焊盘

VSLD1 可向感性负载输出 1.5A 电流。应尽量提高输出信号摆幅，以减少器件内部发热，使内部结温尽可能低。VSLD1 的输出可以在不引入额外失真的情况下摆幅至距任一电源轨 1.3V（源出）和 0.91V（吸入）的范围内。器件底部设有裸露散热焊盘，便于散热。

3.2.4 虚拟地（VCOM）

V_{COM} 的主要作用是在单电源供电时，为实现四阶 CENELEC 滤波器提供一个便捷的虚拟地。当采用平衡正负双电源供电时，建议使用电源公共端来实现滤波器，并将 V_{COM} 悬空。

3.2.5 过压保护（OVP）

放大器 B 具有过压保护（OVP）功能。当 OUTB 电压高于 V_{CC} + 0.4V 时，放大器 B 进入 OVP 状态，并导通 MOSFET 开关，以 50mA 的电流对输出放电。当 OVP 持续时间超过 2ms 时，输出放电电流变为 20mA。若输出电压低于 V_{CC} - 0.15V，OUTB 将停止放电，放大器 B 恢复正常工作状态。

3.2.6 数字电源地基准与电平转换

在许多混合信号应用中，模拟地与数字地的电位并不总是相同。为了尽量减小地环路问题，VSLD1 设有独立的地引脚（引脚 20），应用于数字电源及各警告标志（引脚 16、17、18）的基准。在大多数应用中，该地与 PLC 调制解调器所使用的数字地相同。请注意：在应用中的某一点，数字地与模拟地必须连接在一起。

Copyright © 维塔半导体（无锡）有限公司 Vitra Semiconductor Technology (Wuxi)., Ltd.
www.vitrasemi.com

preliminary

3.2.7 限流（RLIMIT）

VSLD1 的 2A 输出电流只需在引脚 15 与电路中最低电位之间外接一只电阻（R_{LIMIT}）即可编程设定：双平衡电源时接 V_{EE}，单电源时接 GND（见图 6）。若负载电流试图超过设定的限流值，I_{LIMIT} 将变为逻辑高电平，提示用户采取必要的措施；当输出电流恢复正常后，I_{LIMIT} 返回逻辑低电平。与传统功率放大器不同，VSLD1 的限流功能在源出电流和灌入电流时均有效。设定所需限流值所需电阻可由下式计算：

$$I_{SOURCE} = (1.21 / R_{LIMIT}) \times 11000$$

$$I_{SINK} = (1.21 / R_{LIMIT}) \times 11060$$

其中 R_{LIMIT} 单位为欧姆 Ω，I_{SOURCE} 和 I_{SINK} 单位安培 A；限流电阻另外一侧接 V_{EE}。

3.2.8 热调节

当芯片温度达到典型值 +120℃ 时，热折返功能会随时降低限流值；当芯片温度达到 +145℃ 时，限流值降至 60%。

3.2.9 热关断与热警告标志

若负载条件导致器件内部过热，放大器将进入关断状态以防止损坏。此时引脚 17（T_{SHDN}，热关断）将变为逻辑高电平。热关断发生在内部结温约 +150℃ 时；当结温冷却至约 +130℃ 后，放大器恢复到使能模式。

用户可以通过热警告功能监测结温，从而避免进入关断（SHDN）模式。实现该功能的一个简单方法是：设置 V_{CC}（引脚 6、7）与 V_{EE}（负电源，引脚 10 或 11）之间分压电阻的分压比。

VSLD1 内部结温与引脚 14（V_{WARN}）所需电压之间的线性关系满足：

$V_{WARN}(V)=1.5+0.006*Temperature(℃)$

4. 电气特性

4.1 绝对最大额定值

表 2：绝对最大额定参数

参数	数值	单位
电源电压（V_{CC} 至 V_{EE}），V_S	26	V
输入共模电压范围	V_{EE} - 0.3V 至 V_{CC} + 0.3V	V
限流控制引脚 R_{LIMIT}	V_{EE} - 0.3V 至 V_{EE} + 1.5V	V
+IN 至 -IN	±6	V

Copyright © 维塔半导体（无锡）有限公司 Vitra Semiconductor Technology (Wuxi)., Ltd.
www.vitrasemi.com

preliminary

V_{WARN}	V_{EE} - 0.3V 至 V_{EE} + 6V	V
逻辑电源电压 $V_{\mu C}$	$GND_{\mu C}$ - 0.3V 至 $GND_{\mu C}$ + 6V	V
逻辑引脚（EN、I_{LIMIT}、T_{SHDN}、T_{WARN}）	$GND_{\mu C}$ - 0.3V 至 $V_{\mu C}$ + 0.3V	V
封装热阻（θ_{JA}）	52	℃/W
结温	+150	℃
存储温度范围	-65 至 +150	℃
引脚温度（焊接，10s）	+260	℃
ESD 承受能力（HBM）	7000	V
ESD 承受能力（MM）	400	V
ESD 承受能力（CDM）	1000	V

注意：超过上述列出的应力值可能对器件造成永久性损坏。仅在规格书工作条件章节所列条件下才能保证器件功能正常。长期处于绝对最大额定值条件下可能影响器件可靠性。

ESD 敏感度警告：若不注重 ESD 防护，本集成电路可能因静电放电而损坏。建议对所有集成电路采取适当的防静电操作措施；不遵守正确的搬运与安装规程可能造成损坏。ESD 损伤可表现为轻微的性能劣化直至器件完全失效。精密集成电路可能更易因 ESD 受损，因为很小的参数变化即可能导致器件无法满足其已发布的技术指标。

免责声明：维塔半导体保留在必要时随时更改电路设计、规格及其它相关内容而无需事先通知的权利。

4.2 推荐工作条件

表 3：推荐工作条件

参数	数值	单位
工作温度范围	-40 至 +125	℃

4.3 电特性

（V_S = +12V，$V_{\mu C}$ = +3.3V，T_A = -40℃ 至 +125℃；总电源电压 V_S = V_{CC} - V_{EE}。除非另有说明，典型值为 T_A = +25℃ 时的数值。）

表 4：输入运算放大器（放大器 A）电特性

参数	测试条件	最小值	典型值	最大值	单位
失调电压					
输入失调电压（V_{OS}）	V_{CC} = +6V，V_{EE} = -6V		1.7	10	mV
电源抑制比（PSRR）	V_S = ±2.5V 至 ±12V		4	16	μV/V
输入偏置电流（I_B）	V_{CC} = +12V，V_{EE} = -12V		100		pA
噪声					
输入电压噪声密度（e_n）	V_S = ±6V，f = 1kHz，V_{+INA} = 0V		47		$nV/\sqrt{Hz}$
输入电压范围					

Copyright © 维塔半导体（无锡）有限公司 Vitra Semiconductor Technology (Wuxi)., Ltd.
www.vitrasemi.com

preliminary

输入共模电压范围（V_{CM}）		V_{EE} - 0.1		V_{CC} - 1.5	V
共模抑制比（CMRR）	V_S = +12V	88	104		dB
输入阻抗					
开环电压增益（A_{OL}）	V_S = ±6V，R_L = 500Ω，V_{EE} + 0.5V ≤ V_{OUT} ≤ V_{CC} - 0.5V	84	106		dB
频率响应					
增益带宽积（GBW）	V_S = ±6V		63		MHz
全功率带宽	V_S = ±6V，G = +5，V_{OUT} = 11V_{PP}		7		MHz
压摆率（SR）	V_S = ±6V，G = +1，V_{OUT} = 2V_{PP} 阶跃，C_L = 10pF		104		V/μs
总谐波失真 + 噪声（THD+N）	V_S = ±6V，G = +1，R_L = 500Ω，V_{OUT} = 8V_{PP}，f = 1kHz		0.0009		%
	V_S = ±6V，G = +1，R_L = 500Ω，V_{OUT} = 8V_{PP}，f = 100kHz		0.005		%
输出					
轨输出电压 — 源出（V_{OH}）	V_S = ±6V，R_L = 500Ω		0.16	0.285	V
轨输出电压 — 灌入（V_{OL}）	V_S = ±6V，R_L = 500Ω		0.12	0.23	V
短路电流（I_{SC}）	V_S = ±6V		210		mA
输出阻抗（Z_O）	V_S = ±6V，闭环，G = +4，f = 100kHz		1.5		Ω

表 5：输出运算放大器（放大器 B）电特性

参数	测试条件	最小值	典型值	最大值	单位
失调电压					
输入失调电压（V_{OS}）	V_{CC} = +6V，V_{EE} = -6V		0.9	3.5	mV
电源抑制比（PSRR）	V_S = ±2.5V 至 ±12V		0.6	4.5	μV/V
输入偏置电流（I_B）	V_{CC} = +12V，V_{EE} = -12V		160		pA
噪声					
输入电压噪声密度（e_n）	V_S = ±6V，f = 1kHz，V_{+INB} = 0V		10.5		nV/$\sqrt{Hz}$
输入电压范围					
输入共模电压范围（V_{CM}）		V_{EE} - 0.1		V_{CC} - 1.5	V
共模抑制比（CMRR）	V_S = +12V	69	106		dB
输入阻抗					
开环电压增益（A_{OL}）	V_S = ±6V，R_L = 5Ω，V_{EE} + 1V ≤	55	86		dB

Preliminary

Copyright © 维塔半导体（无锡）有限公司 Vitra Semiconductor Technology (Wuxi)., Ltd.
www.vitrasemi.com

	$V_{OUT} \le V_{CC}$ - 1V				
频率响应					
增益带宽积（GBW）	V_S = ±6V		63		MHz
全功率带宽	V_S = ±6V，G = +2，V_{OUT} = $11V_{PP}$		2.7		MHz
压摆率（SR）	V_S = ±6V，G = +1，V_{OUT} = $2V_{PP}$ 阶跃，C_L = 10pF		63		V/μs
总谐波失真 + 噪声（THD+N）	V_S = ±6V，G = +1，R_L = 50Ω，V_{OUT} = $8V_{PP}$，f = 1kHz		0.003		%
	V_S = ±6V，G = +1，R_L = 50Ω，V_{OUT} = $8V_{PP}$，f = 100kHz		0.05		%
输出					
轨输出电压 — 源出（V_{OH}）	V_S = ±6V，I_{OUT} = 1.5A		0.71	1.3	V
轨输出电压 — 灌入（V_{OL}）	V_S = ±6V，I_{OUT} = 1.5A		0.4	0.91	V
输出阻抗（Z_O）	V_S = ±6V，闭环，G = +1，f = 100kHz		0.15		Ω
输出上升 OVP 阈值			V_{CC} + 0.4		V
输出下降 OVP 阈值			V_{CC} - 0.15		V

表 6：两放大器组合、电源与逻辑电特性

参数	测试条件	最小值	典型值	最大值	单位
两放大器组合					
结温（T_J）— 关断时			150		℃
结温（T_J）— 从关断恢复时			130		℃
电源					
工作电压范围（V_S）— 单电源（V_{EE} 接系统公共端）		5		24	V
工作电压范围（V_S）— 双平衡电源		±2.5		±12.0	V
静态电流（I_Q）— 使能模式	V_{CC} = +6V，V_{EE} = -6V，R_{LIMIT} = 6.8kΩ		20.5	28	mA
静态电流（I_Q）— 关断模式	V_{CC} = +6V，V_{EE} = -6V，R_{LIMIT} = 6.8kΩ		145	225	μA
逻辑/标志电源静态电流	V_{CC} = +6V，V_{EE} = -6V，R_{LIMIT} =		2.5		μA

Preliminary

Copyright © 维塔半导体（无锡）有限公司 Vitra Semiconductor Technology (Wuxi)., Ltd.
www.vitrasemi.com

— 使能模式	6.8kΩ				
逻辑/标志电源静态电流 — 关断模式	V_{CC} = +6V，V_{EE} = -6V，R_{LIMIT} = 6.8kΩ		0.5		μA
V_{COM}	V_{CC} = 12V，V_{EE} = 0V，内部电阻分压器，仅用于旁路	5.75	5.90	6.05	V
逻辑输入/输出					
逻辑/标志电源范围（$V_{\mu C}$）	与外部 MCU 接口工作时的逻辑/标志电源	3.0		5.5	V
$GND_{\mu C}$ 基准点（$V_{g\mu C}$）— 单电源	V_{EE}（引脚 10、11）接系统公共端				
$GND_{\mu C}$ 基准点（$V_{g\mu C}$）— 双平衡电源	双电源公共端接系统公共端				
使能输入下拉电阻			650		kΩ
使能/关断逻辑电平					
输出使能，$V_{EN,LOW}$	EN 引脚开路或强制为低电平			0.4	V
输出关断，$V_{EN,HIGH}$	EN 引脚开路或强制为高电平	1.7		$V_{\mu C}$	V
输出使能，$I_{EN,LOW}$	EN 引脚为低电平		0.5		μA
输出关断，$I_{EN,HIGH}$	EN 引脚为高电平		8.5		μA
输出关断时间 — 放大器 A	V_S = ±6V，R_L = 1kΩ		9		ns
输出关断时间 — 放大器 B	V_S = ±6V，R_L = 1kΩ		21		ns
输出使能时间 — 放大器 A	V_S = ±6V，R_L = 1kΩ		0.8		μs
输出使能时间 — 放大器 B	V_S = ±6V，R_L = 1kΩ		1		μs
所有标志输出逻辑电平					
高电平	I_{SOURCE} = -20mA	$V_{\mu C}$ - 0.685	$V_{\mu C}$ - 0.47		V
低电平	I_{SINK} = 20mA	0.36	0.545		V

preliminary

Copyright © 维塔半导体（无锡）有限公司 Vitra Semiconductor Technology (Wuxi)., Ltd.
www.vitrasemi.com

5. 封装尺寸与订货信息

5.1 封装外形尺寸 TQFN20L(4×4)




图 3：TQFN20L(4×4)封装外形尺寸（单位：mm）

表 7：封装外形尺寸

符号	尺寸（mm） 最小	尺寸（mm） 最大	尺寸（英寸） 最小	尺寸（英寸） 最大
A	0.700	0.800	0.028	0.031
A1	0.000	0.050	0.000	0.002
A2	0.203 REF		0.008 REF	
D	3.900	4.100	0.154	0.161
D1	1.900	2.100	0.075	0.083

Copyright © 维塔半导体（无锡）有限公司 Vitra Semiconductor Technology (Wuxi)., Ltd.
www.vitrasemi.com

E	3.900	4.100	0.154	0.161
E1	1.900	2.100	0.075	0.083
k	0.200 MIN		0.008 MIN	
b	0.180	0.300	0.007	0.012
e	0.500 TYP		0.020 TYP	
L	0.300	0.500	0.012	0.020

5.2 订货信息

表 8：订货信息

型号	封装描述	规定温度范围	订货编号	封装标记	包装方式
VSLD1	TQFN-4×4-20L	-40℃ 至 +125℃	VSLD1/TR	VSLD1 版本/日期代码	编带卷盘， 3000 只/盘

注：X 或 XXXX = 版本和日期代码。

维塔半导体对"绿色"的定义为无铅（符合 RoHS）且不含卤素物质。如需了解更多信息或有其他问题，请直接联系维塔半导体的销售代表。

6. 联系我们

如需了解有关 VSLD1 的更多信息，包括技术数据手册、应用笔记、样品咨询、演示模块、价格与订购事宜，请联系：

维塔半导体（无锡）有限公司 Vitra Semiconductor Technology (Wuxi)., Ltd.

www.vitrasemi.com

support@vitrasemi.com

preliminary

Copyright © 维塔半导体（无锡）有限公司 Vitra Semiconductor Technology (Wuxi)., Ltd.
www.vitrasemi.com